Description

Les fiches descriptives sont disponibles sur Synapses: ELECINF102

Organisation pédagogique

• Le module est organisé en 12 séances.
• Les séances de travail peuvent être des cours, des TD, ou des mises en pratique utilisant des outils informatique.
• Chaque séance sera éventuellement précédée par un travail "à la maison".
• Le contrôle de connaissance consiste en un devoir sur table de 1TH.
•  L'ensemble des apprentissages théoriques et pratiques effectués pendant les séances sont au programme du contrôle de connaissance.
• Attention: Les séances de TP ne sont pas indépendantes. Les notions nécessaires à l'ensemble des TP sont introduites dans le premier TP.

Ressources 

Le langage de description de matériel SystemVerilog

Vous trouverez sur cette page les éléments de syntaxe du langage SystemVerilog utiles au module ELECINF102.

L'outil de synthèse Quartus : Tutoriel

Les exercices pratiques réalisés utilisent un outil de synthèse professionnel de la société Intel. Vous trouverez  sur cette page un résumé succinct de son utilisation.

Exercices corrigés

Vous trouverez ici des propositions de corrections pour différents exercices abordés, que ce soient des exercices "papier" ou du code SystemVerilog.

• Exercices : logique combinatoire et arithmétique.
• Exercices : temps de calcul, temps de propagation.
• Exercices : logique séquentielle synchrone

Annales

• Vous trouverez sur cette page les annales des dernières années.

Vous trouverez sur cette page des annales (sans corrigés) d'exercices proposés en contrôle de connaissance dans d'anciennes versions du module.

Bibliographie

1. Le polycopié du module contenant le détail des leçons et td.
2. Problèmes corrigés recueil de problèmes de contrôle avec des propositions de correction.